工作职责：

1.参与系统方案的时钟、复位、电源的布局规划；
2.负责从Netlist到GDSII的物理设计，包括布局布线、形式验证、静态时序分析、物理验证、功耗分析、串扰分析、电源完整性分析等工作；
3.与STA工程师配合实现芯片时序收敛，完成时序Signoff；
4.对全芯片物理验证(DRC/LVS)负责。

任职资格：

1.重点本科以上学历，电子类相关专业毕业；
2. 数字、模拟电路基础扎实，熟悉主流的数字集成电路实现EDA工具者佳；
3. 爱思考和钻研，学习能力强；
4.工作勤奋，乐于团队合作和分享。

有以下经验者优先： 1.熟悉数字后端ICC2/Innovus等实现工具； 2.有SOC芯片数字后端Tapeout经验。